2.2 Der Ansatz von Direct Stream Digital

Man vergegenwärtige sich anhand der unten gezeigten Grafik Nr.14 noch einmal den Signalfluss bei der Aufzeichnung von PCM:

Grafik Nr.14: Signalfluss bei der Aufzeichnung von PCM. [24]

Zunächst findet unter Verwendung eines Sigma-Delta-Wandlers die A/D-Konvertierung mit hoher Abtastrate statt. Anschließend kann durch Dezimierung mit einem digitalen Filter die gewünschte Quantisierung bei entsprechender Samplingfrequenz erreicht werden. Nach dem Aufzeichnungsvorgang ist für die D/A-Rückkonvertierung zunächst eine Interpolation (Oversampling) mit recht steilflankigen Filtern und erneute Sigma-Delta-Wandlung erforderlich, bevor das Signal als analoges Ausgangssignal zur Verfügung steht.

Hier setzt nun die Idee von Direct Stream Digital (DSD) an: Ließe man das Dezi­ma­tionsfilter, das Oversamplingfilter und den Sigma-Delta-Modulator einfach weg, und würde das Ein-Bit-Datensignal geradewegs aufzeichnen sowie direkt zu den analogen Tiefpässen auf der D/A-Wandler-Seite schicken, könnte man nicht nur einige Bauteile einsparen, sondern v.a. die steilflankigen Anti-Aliasing-Filter vermeiden. Auch wenn die Speicherung des ungefilterten DSD-Datenstroms mehr Kanalkapazitäten als notwen­dig erfordert, bedeutet der Wegfall natürlich eine sichtliche Vereinfachung und stellt einen naheliegenden Ansatz dar:

Grafik Nr.15: Signalfluss bei direkter Aufzeichnung des Ein-Bit-Signals. [25]

Durch die technische Weiterentwicklung der A/D- und D/A-Konverter als Multi-Bit-Wandler lässt sich dieser zunächst nachvollziehbare Ansatz jedoch mittlerweile in Frage stellen. Den Vorteilen der preiswerten Fertigung und einer sehr guten Linearität von Sigma-Delta-Wandlern steht der deutlich geringere Dynamikumfang sowohl auf A/D- als auch auf D/A-Seite (im Gegensatz zu den erwähnten R-2R-Konvertern) gegenüber. Verantwortlich hierfür ist Jitter – minimale Schwankungen des Abtasttaktes – die sofort zu einem Anstieg des Rauschpegels führen. Hier offenbart sich der Gegensatz: Setzt man sehr viele Bits ein, so steigen die Verzerrungen, bei wenigen Bits sinken diese. Bezüglich Jitter verhält es sich genau invers. Bei hoher Bitzahl ist Jitter ein erheblich geringeres Problem als bei wenigen Bits. Der Wunsch nach einer Minimierung dieses Gegensatzes und nach einer Erhöhung des Signal-Rauschabstandes konnte nur durch variierte Wandler erfüllt werden: es kamen schnelle 4- oder 5-Bit-Konverter statt der einfachen Komparatoren zum Einsatz, wodurch das notwendige Noise Shaping weniger stark ausgelegt werden konnte. Um differentielle Nichtlinearitäten möglichst zu ver­meiden, werden in den IC's mehrere dieser Wandler eingesetzt, die das Signal jeweils per Zufall erhalten. Der Fehler, der sich aus der Nichtlinearität eines einzigen Wandlers ergibt, wird geglättet und macht sich als Rauschen bemerkbar.

Der kritische Leser wird bemerken, dass das bei DSD erforderliche Ein-Bit-Signal im Signalfluss nun gar nicht mehr auftaucht, da als natives Format nach dem Sigma-Delta-Modulator jetzt ein Multi-Bit-Signal zur Verfügung steht. Damit aus dem (bereits digitalisierten) Ausgangssignal des Modulators das Ein-Bit-Signal gewonnen werden kann, ist ein nachgeschalteter digitaler Ein-Bit-Requantisierer erforderlich. Diese not­wendige Stufe beinhaltet natürlich wiederum das Hinzufügen von zusätzlichen Ver­zerrungen und zusätzlichem Rauschen. D/A-seitig ist zwar die Berechnung des 4- bis 5-bittigen Modulator-Eingangswortes durch Tiefpassfilterung nötig, dies ist jedoch verzerrungsfrei möglich. Die digitale Vorfilterung ist sogar recht günstig, da hier bereits hochfrequente Störleistung beseitigt wird. [26]

Insgesamt gesehen ergibt sich damit folgende Grafik Nr.16:

Grafik Nr.16: Signalfluss bei der heutzutage üblichen Aufzeichnung mit Hilfe mehrbittiger Sigma-Delta-Wandler. [27]

[24] Nach Müller 2001: 25.

[25] Ebd.

[26] Müller 2001: 24ff.

[27] Nach Müller 2001: 25.